Los circuitos de muestreo y retención o "sample and holding" se utilizan en las entradas de los convertidores analógicos a digitales o ADCs. Este circuito utiliza un FET que conduce la muestra (tensión) cargando un capacitor que mantiene el valor aplicando en la entrada del operacional por el tiempo necesario al ciclo de lectura. El FET admite equivalentes, y el operacional es del tipo con FET en la entrada, con elevadísima impedancia de entrada. Este amplificador debe ser alimentado con una fuente simétrica.
